Minns att det statiska minnescell baserad på transistorsteg, som kan innehålla upp till 10 transistorer. Eftersom kopplingstransistorn från ett tillstånd till ett annat är försumbar, då hastigheten på höga statiskt minne.
En cache är en liten mängd och placeras direkt på processorn chip. Dess hastighet är mycket högre än i det dynamiska minnet (RAM-moduler), men lägre än är allmänt ändamål register (Ron) CPU.
För första gången cachen var på 386 datorer och ligger på moderkortet. Moderkort 386 DX hade cache kapacitet 64-256 kB. 486:e processorer redan cache ligger på processorchip, men cachen på moderkortet har sparats. Systemet cache har blivit en två-nivå, on-chip minne blev kändförsta nivån cache (L1), och på moderkortet -andra nivån cache (L2). Med tiden den andra nivån cache "flyttas" on-chip processor. Den första gjorde processorn AMD K6-III (L1 = 64 Kb, L2 = 256 Kb).
Förekomsten av två cachenivåer kräver inrättandet av en mekanism för deras interaktion med varandra. Det finns två alternativ för utbyte av information mellan cachen grundnivå och avancerad nivå, eller som de säger, två cache arkitektur: inkluderande och exklusiva.
Inkluderande cachen
Inklusive arkitekturen innebär dubblering av information som lagras i L1 och L2.
Systemet fungerar på följande sätt. När du kopierar data från RAM-cache är två exemplar, ett exemplar förvaras i L2, en annan kopia - i L1. När L1 fylls informationen ersätts av principen om att ta bort de flesta "gamla data" -LRU (Minst Senast använda). Likaså händer med andra nivån cache, men eftersom mängden mer, och hålls där längre.
När man läser information från processorcachen, tas det från L1. Om de begärda uppgifterna i cachen för den första nivån finns, det sökte i L2. Om du behöver information i den andra nivån cache hittas, det dupliceras i L1 (principen LRU), och sedan överföras till processorn. Om du behöver information som inte finns i cachen och den andra nivån, läses den från RAM systemet som beskrivs ovan.
Inklusive arkitekturen används i system där skillnaden i volym cache första och andra nivån hög. Exempelvis Pentium 3 (Copper): L1 = 16 kB, L2 = 256 Kb; Pentium 4: L1 = 16 kB, L2 = 1024 Kb. I sådana system dupliceras liten del av andra nivån cache, är det ganska rimligt pris för enkel inkluderande mekanism.
Exklusiv cachen
Exklusiv cache innebär unik information lagras i L1 och L2.
Vid läsning av data från minnet till cachen - informationen omedelbart in i L1. När L1 är full, då principen LRU informationen överförs från L1 till L2.
Om du läser informationen processor med L1 önskade informationen hittas, det sökte i L2. Om du behöver information som finns i L2, då principen LRU cache första och andra nivåer delar linjer (de flesta "gamla" linje från L1 placerade i L2, och i dess ställe är skrivet på raden L2). Om du behöver information som inte finns och L2 är det en vädjan till RAM system som beskrivs ovan.
Exklusiv arkitektur används i system där skillnaden mellan den första och andra cache nivån är relativt liten. Till exempel, Athlon XP: L1 = 64 Kb, L2 = 256 Kb. I en exklusiv cache-arkitektur som används mer effektivt, men systemet av en exklusiv mekanismen är mycket svårare.
Interaktion cache RAM
Eftersom cachen är mycket snabb, den är placerad i informations cache, som ofta kallas processor - vilket snabbar det att fungera. Information i RAM placeras i cachen, och sedan visar det sig processorn. Det finns flera system för samverkan mellan cache och huvudminne.
Cache-minne med direkt kartläggning. Den enklaste versionen av interaktionen av cache RAM. RAM är indelad i segment (sidorna), volymen av hela cache volymen (t.ex. volym 64 kB cache och minne är uppdelat i sidor 64 kB). Interaktionen av cache RAM, är en sida placeras i RAM-cache, med start från noll adress (dvs., från början cache). Vid reoperation interaktion, är nästa sida lagrade över en befintlig - det vill säga i själva verket, det gamla data ersätts av den nuvarande.
Fördelar: Lätt Organisation panel, minimal sökning.
Nackdelar: ineffektiv användning av hela volymen av cache - det är inte nödvändigt att uppgifterna kommer att uppta hela volymen av cachen, kan de ta och 10%, men nästa bit data eliminerar den tidigare, så vi faktiskt cache mycket mindre volym.
Dialling-associativ cache. Alla cache-volym är uppdelad i flera lika stora segment, multipla dviytsi i hela utsträckning (2, 4, 8). Till exempel kan 64 kB cachen delas in i:
Segment 2 av 32 kB vardera;
Segment 4-16 kB vardera;
8 segment och 8 KB vardera.
Pentium 3 och 4 är 8-kanalstruktur cache (cacheminnet är uppdelad i åtta segment); Athlon Thunder - 16-kanal.
I ett sådant arrangemang, är RAM uppdelad i sidan nivå i form av en segmentcache (en cachebank). Sidan RAM skrivs till den första cachen banken; nästa sida - i det andra cacheminnet banken och så vidare, tills alla cache banker är fyllda. Ytterligare information rekord cachas på banken, som inte har använts längst (inkluderar de flesta "gamla" information).
Fördelar: effektiviserar hela cachestorlek på - de större cache banker (ovan associativitet), desto högre verkningsgrad.
Nackdelar: mer komplex förvaltning av cache; ytterligare tid för att analysera informationen.
Associativ cache. Detta begränsar Om det tidigare alternativet, då volymen av cache bank är lika med en rad av cache (andelen ingenstans). Således någon rad RAM kan lagras på valfri plats cache.
Lagringscache matris består av rader av lika längd. Kapaciteten på denna linje är lika med storleken på paketet schytыvaemoho RAM 1 cykel (t.ex. Pentium 3-32 bytes, Pentium 4-64 bytes). Linjen laddas i cache och enda helt utvinns.
Fördelar: maximalt utrymme effektivitet cachen.
Nackdelar: största slöseri med tid på att leta efter information.